Samsung low-power NAND: dlaczego pamięć do centrów danych stała się problemem energetycznym
Wraz z gwałtownym wzrostem obciążenia w centrach danych (AI, analityka, usługi chmurowe) rośnie nie tylko zapotrzebowanie na GPU i moc obliczeniową, ale też na pamięć masową. W praktyce to oznacza coraz więcej operacji we/wy, większe zagęszczenie układów i wyższy pobór mocy całych szaf. Samsung informuje o przełomie w obszarze pamięci flash NAND, gdzie nowa koncepcja ma pozwalać na redukcję zużycia energii nawet o 96% względem typowych rozwiązań — i co ważne, mówimy tu nie o „trybie uśpienia”, tylko o oszczędności podczas operacji w łańcuchu komórek.
Samsung NAND: gdzie ucieka energia w tradycyjnych łańcuchach komórek
Klasyczna pamięć NAND jest zorganizowana w łańcuchy komórek połączonych szeregowo. Im więcej komórek w łańcuchu (a w 3D NAND warstw przybywa), tym większa kumulacja strat. Jednym z głównych winowajców jest prąd upływowy: nawet wyłączone elementy przełączające nie są idealnymi izolatorami, więc w skali miliardów tranzystorów i ciągłych operacji odczytu/zapisu „mikrostraty” zamieniają się w realny pobór mocy i dodatkowe ciepło do odprowadzenia.
Samsung opisuje podejście, które ma ograniczać przepływ prądu poniżej napięcia progowego (subthreshold), czyli w zakresie, w którym tradycyjne tranzystory nadal „przeciekają”. To bezpośrednio uderza w źródło strat, bo stabilizuje zachowanie łańcucha także wtedy, gdy część elementów powinna być logicznie nieaktywna.
Samsung FeFET: tranzystory ferroelektryczne jako droga do 5 bitów na komórkę i niższego poboru mocy
Kluczowym elementem koncepcji są tranzystory ferroelektryczne typu FeFET (Ferroelectric Field-Effect Transistor). W opisywanym rozwiązaniu pojawia się stos bramki oparty o hafn domieszkowany cyrkonem oraz półprzewodnikowy kanał tlenkowy. Celem jest uzyskanie „niemal zerowego” napięcia progowego bez utraty możliwości pracy wielopoziomowej, która w NAND jest krytyczna dla pojemności i kosztu/GB. W założeniach ma to zapewniać wielopoziomową pracę do 5 bitów na komórkę, przy jednoczesnym mocnym spadku zużycia energii podczas operacji w łańcuchu.
W warstwie produkcyjnej ważna jest też skalowalność: wspomina się o trójwymiarowej integracji pionowych stosów FeFET z krótkim kanałem rzędu 25 nm, co sugeruje, że rozwój ma iść w kierunku rozwiązań kompatybilnych z dalszym upychaniem warstw (a nie jednorazowego „demo w laboratorium”).
Dane techniczne Samsung low-power NAND (FeFET)
|
Parametr |
Wartość / informacja |
|
Typ technologii |
pamięć flash NAND o obniżonym poborze mocy |
|
Rdzeń rozwiązania |
tranzystory ferroelektryczne FeFET |
|
Deklarowana oszczędność energii |
do 96% w operacjach na poziomie łańcucha |
|
Mechanizm oszczędzania |
kontrola prądu upływowego poniżej napięcia progowego (subthreshold) |
|
Wielopoziomowość |
do 5 bitów na komórkę (założenia) |
|
Integracja 3D |
pionowe stosy FeFET, krótki kanał ok. 25 nm (założenia) |
|
Zastosowania docelowe |
centra danych, urządzenia mobilne (w dalszej perspektywie) |
|
Status |
etap badawczo-rozwojowy, brak terminu komercjalizacji |
Podsumowanie
Jeśli Samsung faktycznie dowiezie tę technologię do poziomu produkcyjnego, może to być jedna z najważniejszych zmian w pamięci masowej ostatnich lat: mniej energii na operację oznacza mniej ciepła, prostsze chłodzenie i niższe koszty utrzymania infrastruktury. Największym testem będzie zawsze to samo: uzyski, niezawodność długoterminowa i opłacalność w przeliczeniu na GB. Ale kierunek jest logiczny — walka z prądem upływowym w NAND, zwłaszcza w miarę dalszego zwiększania liczby warstw, to dokładnie to miejsce, gdzie energetyka zaczyna decydować o realnych kosztach skali.